首都大学東京Top ホーム 　　アクセス ｜ マップ ｜サイトマップ
TOKYO METROPOLITAN UNIVERSITY

教　員　紹　介

  （教授）

担当科目 計算の理論、アルゴリズムA、情報システムＡ、情報システムＡ演習、数理科学特別研究、情報数理科学２、 情報数理科学特論２、数理情報科学セミナー
最近の研究テーマ 　計算機アーキテクチャ
　 並列処理技法を利用した高速計算の研究をしています。プロセッサを 複数個配置して並列処理をするための専用プロセッサのアーキテクチャの設計・ネットワーク最適化の研究、並列計算技法の研究を行っています。また安定確実に動く並列処理システムの構築用のモデル開発技法のツールの開発も行っています。最近東京都立産業技術研究センターと共同研究「電動車椅子危険探知および回避システム」が東京都産労局の技術開発プロジェクトに採択され、並列処理手法を用いた動画像解析システムを構築し車椅子進行方向に潜む危険（段差や障害物）の探知を行う応用研究も開始しました。
主な著書・論文
  • Development of an ML-Based Verification Tool for Timed CSP Processes（共著）、Proceedings of Communication Process Architecture (CPA2011) Conference held in Limerick, Ireland, June 19-21, 2011, pp.363-376.
  • Development of a Network on Chip for Parallel Processing Systems（共著）,Proceedings of the 9th IASTED International Conference Parallel and Distributed Computer Network (PDCN2010) held in Innsbruck, Austria, Feb. 16-18, 2010, pp.44-48.
  • Proposal of CSP based Network Design and Construction（共著），Proceedings of the 2nd International Space Wire Conference Nara 2008 (SpW2008) held in Nara, Japan, Nov., 4-6, 2010, pp.141-144.
  • The Design and Performance of Space-Wire Router-network using CSP（共著），Proceedings of the 2nd International Space Wire Conference Nara 2008 (SpW2008) held in Nara, Japan, Nov., 4-6, 2010, pp.141-144.
  • A Design of Transputer Core and its implementation in an FPGA（共著），Proceedings of Communication Process Architecture (CPA) Conference held in Oxford, UK, Sept., 5-8, 2004, pp.361-372
  • 特許（公開済，取得請願中）特願2007-211904「並列処理アーキテクチャおよびそれを用いた並列処理プロセッサ」（2007，2010）
キーワード

コンピュータアーキテクチャ、並列処理、モデル検査技法、動画像処理

研究室番号 ８号館 ６６５室（居室）、６４６室（研究室）
オフィスアワー 水曜日15：00-18：00、金曜日14：00-18：00
内線電話番号 ３１６８（居室）、３１４４（研究室）　（代表 042-677-1111）
E-mailアドレス fukunaga （この後に、@tmu.ac.jp)

 

 ≫ オリジナルホームページ